Що стосується швидкодії і умовних позначень, то замість ефективної частоти роботи правильніше говорити, що швидкість передачі даних в два рази більше тактової частоти модуля (дані передаються по двох фронтах сигналів тактового генератора).
Latency, RAS to CAS Delay, RAS Precharge і Cycle Time (або Active to Precharge). Всі останні, в меншій мірі, що роблять вплив на швидкість роботи ОЗП, прийнято називати субтаймінгами, додатковими або другорядними таймінгами.
Приводимо розшифровку основних затримок, що виникають при функціонуванні модулів пам'яті:
CAS Latency (CL) - мабуть, найважливіший параметр. Визначає мінімальний час між подачею команди на читання (CAS) і початком передачі даних (затримка читання).
RAS to CAS Delay (trcd) визначає інтервал часу між подачею команд RAS і CAS. Позначає число тактів, необхідних для надходження даних в підсилювач.
RAS Precharge (trp) - час, що йде на перезарядку елементів пам'яті після закриття банку.
Row Active Time (tras) - часовий проміжок, впродовж якого банк залишається відкритим і не вимагає перезарядки.
Command Rate 1/2т (CR) - час, необхідний для декодування контроллером команд і адрес. При значенні 1т команда розпізнається за один такт, при 2т - за два.
Bank Cycle Time (trc, tras/trc) - час повного такту доступу до банку пам'яті, починаючи з відкриття і закінчуючи закриттям. Змінюється разом з tras.
DRAM Idle Timer - час простою відкритої інформаційної сторінки для читання даних з неї.
Row to Column (Read/write) (trcd, trcdwr, trcdrd) безпосередньо пов'язаний з параметром RAS to CAS Delay (trcd). Обчислюється за формулою trcd( Wr/rd)= RAS to CAS Delay + Rd/wr Command Delay. Другий доданок - величина нерегульована, визначає затримку на виконання запису/читання даних.
Мабуть, це базовий набір таймінгів, часто доступний для зміни в BIOS материнських плат. Розшифровку решти затримок, як і детальний опис принципів роботи і визначення впливу тих або інших параметрів на функціонування ОЗУ можна знайти в специфікаціях вже згаданою нами JEDEC. а також у відкритих datasheet виробників наборів системної логіки.